고밀도·고발열, 차세대 반도체의 미래를 위협하다
[ChatGPT를 이용해 번역한 글입니다. 원문은 글 하단에 기재된 링크를 참고하시기 바랍니다]
Dennard 스케일링의 종말, 반도체 산업에 '열 위기'를 불러오다
핵심 요약: 50년 이상, 무어의 법칙에 따라 엔지니어들은 칩 위의 트랜지스터 수를 약 2년마다 두 배로 늘려왔고, 이는 컴퓨팅 파워의 기하급수적인 성장을 이끌었습니다. 하지만 칩이 더 밀집되고 강력해짐에 따라 강력한 적수가 등장했습니다: 바로 열입니다. 현대의 CPU와 GPU 내에서 상승하는 온도는 성능과 전력 소비에 심각한 영향을 미칩니다. 시간이 지남에 따라 과도한 열은 중요한 신호 전파를 늦추고, 칩 성능을 저하시켜 전류 누설을 증가시키며, 이는 전력을 낭비하고 무어의 법칙이 한때 약속한 효율성 향상을 저해합니다.
근본적인 문제는 바로 덴나드 스케일링의 종료와 밀접한 관련이 있습니다. 덴나드 스케일링은 엔지니어들이 트랜지스터를 축소하고 전압을 동시에 낮추어 전력 소비를 유지할 수 있게 해주었지만, 2000년대 중반 이후로는 전압을 더 낮추는 것이 실용적이지 않게 되었고, 트랜지스터 밀도는 계속 증가했습니다. 이로 인해 전력 밀도가 꾸준히 상승하고, 그 결과로 열 생성이 증가하게 되었습니다.
칩이 더 컴팩트하고 강력해짐에 따라 열을 관리하는 것이 반도체 산업에서 중요한 과제가 되었습니다. Imec의 시스템 기술 협업 프로그램을 이끄는 제임스 마이어스는 IEEE 스펙트럼에 기고한 최근 글에서 새로운 접근 방식이 필요하다고 강조하며, 변화하는 반도체 기술이 열 생성 및 방출에 어떤 영향을 미칠지 예측하고 해결책을 제시해야 한다고 말했습니다.
열은 칩에서 제거되는 복잡한 경로를 따르지만, 95%는 히트싱크를 통해 빠져나갑니다.
마이어스와 그의 동료들은 산업 표준과 오픈소스 전자 설계 자동화 도구를 독자적인 소프트웨어와 결합한 시뮬레이션 프레임워크를 개발했습니다. 이 프레임워크는 칩 기술과 시스템 수준의 열 거동 간의 상호작용을 탐구할 수 있게 해줍니다.
그들의 연구 결과는 분명합니다: 반도체 기술의 각 새로운 세대는 열 문제를 악화시킵니다. 트랜지스터가 나노시트로, 그리고 궁극적으로는 보완형 전계 효과 트랜지스터(CFET)로 전환되면서 전력 밀도는 계속 상승하고 있습니다. A10(1나노미터)과 A5와 같은 미래 기술 노드의 시뮬레이션은 A10에서 A5로의 전환에서 전력 밀도가 12~15% 증가하고, 이는 같은 작동 전압에서 약 9도 섭씨의 온도 상승을 초래한다고 예측합니다.
수백만 개의 칩이 들어 있는 데이터 센터에서 이런 전력 밀도의 증가는 안정적인 운영과 치명적인 열 과부하 사이의 차이를 만들 수 있습니다. 공기 냉각 히트싱크와 같은 전통적인 냉각 방법은 이미 고성능 시설에서 액체 냉각으로 보완되고 있지만, 차세대 칩 기술에서 발생하는 열을 관리하기에는 충분하지 않을 수 있습니다.
이를 해결하기 위해 연구자들은 미세유체 냉각, 제트 임핑멘트 냉각, 침지 냉각과 같은 대체 솔루션을 조사하고 있습니다. 미세유체 냉각은 칩에 내장된 미세한 통로를 통해 냉각제를 흐르게 하고, 제트 임핑멘트 냉각은 고속 냉각제 스트림을 칩 표면에 직접 쏘는 방식이며, 침지 냉각은 전체 보드를 열전도성 유체에 잠그는 방식입니다.
그러나 이러한 방법은 모바일 기기처럼 크기, 무게, 배터리 수명이 중요한 경우나 데이터 센터에서 인프라 업그레이드가 비용과 시간을 많이 요구하는 경우에는 실용적이지 않을 수 있습니다.
냉각을 넘어서, 시스템 수준 전략이 점점 더 많이 사용되고 있습니다. 예를 들어, 열 센서는 전압과 주파수를 동적으로 줄여 전력 소비를 낮추는 기능을 제공할 수 있지만, 이는 종종 성능 저하를 초래합니다. 이는 누구나 스마트폰이 직사광선 아래에서 느려지는 경험을 통해 익숙한 트레이드오프입니다.
열 스프린팅이라는 또 다른 기술은 작업 부하를 프로세서 코어 간에 회전시켜 과열된 코어가 식을 동안 다른 코어가 작업을 맡도록 하는 방식입니다. 하지만 이 방식은 짧은 활동에는 효과적일 수 있으나 지속적인 작업에서는 성능 저하와 지연을 유발할 수 있습니다.
열 관리의 새로운 가능성은 칩 웨이퍼의 뒷면을 활용하는 것입니다. 칩의 뒷면으로 전력 공급 네트워크를 이동시켜 전기 저항을 줄이고 낮은 전압에서 작동하도록 하여 열 생성을 감소시키는 뒷면 전력 공급 네트워크(BSPDN) 전략이 이에 해당합니다.
모든 주요 고급 CMOS 파운드리는 2026년까지 BSPDN 기술을 채택할 것으로 예상됩니다. 향후 발전은 뒷면에 고용량 커패시터와 온칩 전압 조절기를 통합하여 더 세밀한 전압 제어를 가능하게 하고 에너지 효율을 더욱 향상시킬 수 있습니다.
이러한 혁신은 트레이드오프가 따릅니다. 실리콘 기판을 얇게 만들어 뒷면 기술을 적용하면, 기판의 열 분산 능력이 줄어들어 새로운 열 핫스팟을 생성할 수 있습니다. 시뮬레이션 결과 BSPDN은 지역 온도를 최대 14도 섭씨까지 상승시킬 수 있으며, 이는 추가적인 완화 전략이 필요함을 보여줍니다.
이러한 발전은 Imec가 정의한 "CMOS 2.0" 시대에 속하며, 이는 고급 트랜지스터 아키텍처와 전문화된 논리 층으로 정의됩니다. 신호가 칩을 가로지르는 방식을 최적화함으로써 성능과 에너지 효율을 향상시키고 열 관리에서 잠재적인 이점을 가져올 수 있습니다.
그럼에도 불구하고, 이러한 기술의 열적 영향은 아직 완전히 확실하지 않으며, 이러한 기술들이 계속 발전함에 따라 철저한 조사가 필요합니다.
마이어스는 열 제어를 위한 소프트웨어 기반 접근 방식은 유용하지만 본질적으로 부정확할 수 있다고 경고합니다. 이러한 방식은 종종 칩의 넓은 영역을 필요 이상으로 제어하여 성능을 불필요하게 저하시킬 수 있습니다. 대신 그는 시스템 기술 협업이라고 하는 포괄적인 전략을 옹호합니다. 이는 시스템 설계, 물리적 레이아웃, 공정 기술을 통합한 개발 과정으로, 향후 반도체 기술의 열 문제를 더 잘 예측하고 해결할 수 있도록 합니다.